- Flip-flop JK:
- Componentes necessários:
- Diagrama do circuito do flip-flop JK e explicação:
- Demonstração prática e funcionamento do flip-flop JK:
O termo digital em eletrônica representa a geração, processamento ou armazenamento de dados na forma de dois estados. Os dois estados podem ser representados como HIGH ou LOW, positivo ou não positivo, set ou reset que é basicamente binário. O alto é 1 e o baixo é 0 e, portanto, a tecnologia digital é expressa como uma série de 0 e 1. Um exemplo é 011010 em que cada termo representa um estado individual. Assim, este processo de travamento no hardware é feito usando certos componentes como trava ou flip-flop, multiplexador, demultiplexador, codificadores, decodificadores e etc, chamados coletivamente de circuitos lógicos sequenciais.
Então, vamos discutir sobre os flip-flops também chamados de latches. As travas também podem ser entendidas como multivibrador biestável como dois estados estáveis. Geralmente, esses circuitos de trava podem ser ativo-alto ou ativo-baixo e podem ser acionados por sinais HIGH ou LOW, respectivamente.
Os tipos comuns de flip-flops são,
- Flip-flop RS (RESET-SET)
- Flip-flop D (dados)
- Flip-flop JK (Jack-Kilby)
- Flip-flop T (Alternar)
Dos tipos acima, apenas flip-flops JK e D estão disponíveis na forma de IC integrado e também são amplamente usados na maioria das aplicações. Aqui neste artigo discutiremos sobre JK Flip Flop.
Flip-flop JK:
O nome JK flip-flop é derivado do inventor Jack Kilby dos instrumentos do texas. Devido à sua versatilidade, eles estão disponíveis como pacotes IC. As principais aplicações do flip-flop JK são registros de deslocamento, registros de armazenamento, contadores e circuitos de controle. Apesar da fiação simples do flip-flop do tipo D, o flip-flop JK tem uma natureza de alternância. Esta foi uma vantagem adicional. Portanto, eles são usados principalmente em contadores e geração de PWM, etc. Aqui estamos usando portas NAND para demonstrar o flip-flop JK
Sempre que o sinal do clock for BAIXO, a entrada nunca afetará o estado de saída. O clock deve ser alto para que as entradas se tornem ativas. Assim, o flip-flop JK é um latch Bi-estável controlado onde o sinal de clock é o sinal de controle. Assim, a saída tem dois estados estáveis com base nas entradas que foram discutidas abaixo.
Mesa da verdade do JK Flip Flop:
|
Relógio |
ENTRADA |
RESULTADO |
|||
|
REDEFINIR |
J |
K |
Q |
Q ' |
|
|
X |
BAIXO |
X |
X |
0 |
1 |
|
ALTO |
ALTO |
0 |
0 |
Sem mudança |
|
|
ALTO |
ALTO |
0 |
1 |
0 |
1 |
|
ALTO |
ALTO |
1 |
0 |
1 |
0 |
|
ALTO |
ALTO |
1 |
1 |
Alternancia |
|
|
BAIXO |
ALTO |
X |
X |
Sem mudança |
|
|
ALTO |
ALTO |
X |
X |
Sem mudança |
|
|
ALTO |
ALTO |
X |
X |
Sem mudança |
O J (Jack) e K (Kilby) são os estados de entrada para o flip-flop JK. O Q e Q 'representam os estados de saída do flip-flop. De acordo com a tabela, com base nas entradas, a saída muda de estado. Mas, o importante a se considerar é que tudo isso só pode ocorrer na presença do sinal do clock. Isso funciona como um flip-flop SR para as entradas complementares e a vantagem é que tem função de alternância.
Representação de JK Flip-Flop usando Logic Gates:
Assim, comparando a tabela verdade de portas NAND de três entradas e duas entradas e aplicando as entradas conforme fornecidas na tabela verdade flip-flop JK, a saída pode ser analisada. Analisando a montagem acima como uma estrutura de dois estágios, considerando o estado anterior (Q ') como 0
Quando J = 1, K = 0 e CLOCK = HIGH
Saída: Q = 1, Q '= 0. O trabalho está correto.
REDEFINIR:
O pino RESET deve estar ativo como HIGH. Todos os pinos se tornarão inativos em LOW no pino RESET. Portanto, esse pino sempre é puxado para cima e pode ser puxado para baixo somente quando necessário.
Pacote IC:
|
Q |
Resultado Verdadeiro |
|
Q ' |
Saída de elogio |
|
RELÓGIO |
Entrada de relógio |
|
J |
Entrada de dados 1 |
|
K |
Entrada de dados 2 |
|
REDEFINIR |
RESET direto (baixo ativado) |
|
GND |
Terra |
|
V CC |
Tensão de alimentação |
O IC usado é o MC74HC73A (flip-flop duplo tipo JK com RESET). É um pacote de 14 pinos que contém 2 flip-flop JK individuais dentro. Acima está o diagrama de pinos e a descrição correspondente dos pinos.
Componentes necessários:
- IC MC74HC73A (flip-flop JK duplo) - 1Não.
- LM7805 - 1Não.
- Interruptor tátil - 4No.
- Bateria de 9V - 1No.
- LED (verde - 1; vermelho - 1)
- Resistores (1kὨ - 4; 220kὨ -2)
- Tábua de pão
- Fios de conexão
Diagrama do circuito do flip-flop JK e explicação:
A fonte de alimentação IC V DD varia de 0 a + 7V e os dados estão disponíveis na ficha técnica. O instantâneo abaixo mostra isso. Também usamos LED na saída, a fonte foi limitada a 5 V para controlar a tensão de alimentação e a tensão de saída CC.
Usamos um regulador LM7805 para limitar a tensão do LED.
Demonstração prática e funcionamento do flip-flop JK:
Os botões J (Data1), K (Data2), R (Reset), CLK (Clock) são as entradas para o flip-flop JK. Os dois LEDs Q e Q 'representam os estados de saída do flip-flop. A bateria de 9 V atua como entrada para o regulador de tensão LM7805. Portanto, a saída regulada de 5 V é usada como alimentação de Vcc e pino para o IC. Assim, para diferentes entradas em D, a saída correspondente pode ser vista através dos LEDs Q e Q '.
Os pinos J, K, CLK são normalmente puxados para baixo e o pino R é puxado para cima. Portanto, o estado de entrada padrão será BAIXO em todos os pinos, exceto R, que é o estado de operação normal. Portanto, o estado inicial de acordo com a tabela verdade é o mostrado acima. Q = 1, Q '= 0. Os LEDs usados são limitados por corrente usando um resistor de 220Ohm.
Observação: Como o CLOCK é acionado pelas bordas HIGH a LOW, ambos os botões de entrada devem ser pressionados e mantidos até liberar o botão CLOCK.
Abaixo, descrevemos os vários estados do JK Flip-Flop usando um circuito breadboard com IC MC74HC73A. Um vídeo de demonstração também é fornecido abaixo:
Estado 1:
Relógio– HIGH; J - 0; K - 1; R - 1; Q - 0; Q '- 1
Para as entradas do Estado 1, o LED VERMELHO acende indicando que Q 'está ALTO e o LED VERDE mostra Q como BAIXO. O funcionamento pode ser verificado com a tabela verdade.
Nota: R já está puxado para cima, então não há necessidade de pressionar o botão para torná-lo 1.
Estado 2: Clock– HIGH; J - 1; K - 0; R - 1; Q - 1; Q '- 0
Para as entradas do Estado 2, o LED VERDE acende indicando que Q está ALTO e o LED VERMELHO mostra que Q 'está BAIXO. O mesmo pode ser verificado com a tabela verdade.
Estado 3: Clock– HIGH; J - 1; K - 1; R - 1; Q / Q '- Alternar entre dois estados
Para as entradas do Estado 3, os leds VERMELHO e VERDE brilham alternadamente para cada pulso de clock (borda HIGH a LOW) indicando a ação de alternância. A saída alterna do estado anterior para outro estado e este processo continua para cada pulso de clock.
Para o primeiro pulso de relógio com J = K = 1
Para o segundo pulso de relógio com J = K = 1
Estado 4: Clock– LOW; J - 0; K - 0; R - 0; Q - 0; Q '- 1
Nota: R já está puxado para cima, então precisamos pressionar o botão para torná-lo 0.
A saída do estado 4 mostra que as mudanças de entrada não afetam neste estado. O led VERMELHO de saída acende indicando que Q 'está ALTO e o LED VERDE mostra que Q está BAIXO. Este estado é estável e permanece lá até o próximo relógio e a entrada é aplicada com RESET como pulso HIGH.
Estado 5: Os estados restantes são estados sem alteração durante os quais a saída será semelhante ao estado de saída anterior. As mudanças não afetam os estados de saída, você pode verificar com a Tabela da verdade acima.
O funcionamento completo e todos os estados também são demonstrados no Vídeo abaixo.