- D Flip-flop:
- Componentes necessários:
- D Diagrama do circuito flip-flop e explicação:
- Demonstração Prática de D Flip-Flop:
O termo digital em eletrônica representa a geração, processamento ou armazenamento de dados na forma de dois estados. Os dois estados podem ser representados como HIGH ou LOW, positivo ou não positivo, set ou reset que é basicamente binário. O alto é 1 e o baixo é 0 e, portanto, a tecnologia digital é expressa como uma série de 0 e 1. Um exemplo é 011010 em que cada termo representa um estado individual. Assim, este processo de travamento no hardware é feito usando certos componentes como trava ou flip-flop, multiplexador, demultiplexador, codificadores, decodificadores e etc, chamados coletivamente de circuitos lógicos sequenciais.
Então, vamos discutir sobre os flip-flops também chamados de latches. As travas também podem ser entendidas como multivibrador biestável como dois estados estáveis. Geralmente, esses circuitos de trava podem ser ativo-alto ou ativo-baixo e podem ser acionados por sinais HIGH ou LOW, respectivamente.
Os tipos comuns de flip-flops são,
- Flip-flop RS (RESET-SET)
- Flip-flop D (dados)
- Flip-flop JK (Jack-Kilby)
- Flip-flop T (Alternar)
Dos tipos acima, apenas flip-flops JK e D estão disponíveis na forma de IC integrado e também são amplamente usados na maioria das aplicações. Aqui neste artigo vamos discutir sobre tipo D falhanço de aleta.
D Flip-flop:
D Flip-flops são usados como parte de elementos de armazenamento de memória e processadores de dados também. O flip-flop D pode ser construído usando a porta NAND ou a porta NOR. Devido à sua versatilidade, eles estão disponíveis como pacotes IC. As principais aplicações do flip-flop D são introduzir atraso no circuito de temporização, como um buffer, amostrando dados em intervalos específicos. O flip-flop D é mais simples em termos de conexão de fiação em comparação com o flip-flop JK. Aqui, estamos usando portas NAND para demonstrar o D flip-flop.
Sempre que o sinal do clock for BAIXO, a entrada nunca afetará o estado de saída. O clock deve ser alto para que as entradas se tornem ativas. Assim, o flip-flop D é um latch Bi-estável controlado onde o sinal de clock é o sinal de controle. Novamente, isso é dividido em flip-flop D acionado por borda positiva e flip-flop D acionado por borda negativa. Assim, a saída tem dois estados estáveis com base nas entradas que foram discutidas abaixo.
Mesa da verdade do D Flip-Flop:
|
Relógio |
ENTRADA |
RESULTADO |
|
|
D |
Q |
Q ' |
|
|
BAIXO |
x |
0 |
1 |
|
ALTO |
0 |
0 |
1 |
|
ALTO |
1 |
1 |
0 |
O D (dados) é o estado de entrada para o D flip-flop. O Q e Q 'representam os estados de saída do flip-flop. De acordo com a tabela, com base nas entradas, a saída muda de estado. Mas, o importante a se considerar é que tudo isso só pode ocorrer na presença do sinal do clock. Isso funciona exatamente como o flip-flop SR apenas para as entradas complementares.
Representação de D Flip-Flop usando portas lógicas:
|
ENTRADA |
RESULTADO |
|
|
Entrada 1 |
Entrada 2 |
Produto 3 |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Assim, comparando a tabela verdade da porta NAND e aplicando as entradas conforme fornecidas na tabela verdade flip-flop D, a saída pode ser analisada. Analisando a montagem acima como uma estrutura de três estágios, considerando o estado anterior (Q ') como 0
quando D = 1 e CLOCK = HIGH
Saída: Q = 1, Q '= 0. O trabalho está correto.
PRESET e CLEAR:
O flip-flop D tem outras duas entradas, nomeadamente PRESET e CLEAR. Um sinal HIGH para o pino CLEAR fará com que a saída Q seja reiniciada em 0. Da mesma forma, um sinal HIGH para o pino PRESET fará com que a saída Q seja configurada como 1. Portanto, o próprio nome explica a descrição dos pinos.
|
Relógio |
ENTRADA |
RESULTADO |
|||
|
PRESET |
CLARO |
D |
Q |
Q ' |
|
|
X |
ALTO |
BAIXO |
X |
1 |
0 |
|
X |
BAIXO |
ALTO |
X |
0 |
1 |
|
X |
ALTO |
ALTO |
X |
1 |
1 |
|
ALTO |
BAIXO |
BAIXO |
0 |
0 |
1 |
|
ALTO |
BAIXO |
BAIXO |
1 |
1 |
0 |
Pacote IC:
O IC usado aqui é HEF4013BP (flip-flop Dual D-type). É um pacote de 14 pinos que contém 2 flip-flop D individuais. Abaixo estão o diagrama de pinos e a descrição correspondente dos pinos.
|
PIN |
Descrição do PIN |
|
Q |
Resultado Verdadeiro |
|
Q ' |
Saída de elogio |
|
PC |
Entrada de relógio |
|
CD |
Entrada CLEAR-Direct |
|
D |
Entrada de dados |
|
SD |
Entrada PRESET-Direct |
|
V SS |
Terra |
|
V DD |
Tensão de alimentação |
Componentes necessários:
- IC HEF4013BP (flip-flop Dual D) - 1Não.
- LM7805 - 1Não.
- Interruptor tátil - 4No.
- Bateria de 9V - 1No.
- LED (verde - 1; vermelho - 1)
- Resistores (1kὨ - 4; 220kὨ -2)
- Tábua de pão
- Fios de conexão
D Diagrama do circuito flip-flop e explicação:
Aqui, usamos o IC HEF4013BP para demonstrar o circuito flip-flop D, que possui flip-flops tipo Two D em seu interior. A fonte de alimentação IC HEF4013BP V DD varia de 0 a 18 V e os dados estão disponíveis na ficha técnica. O instantâneo abaixo mostra isso. Como usamos LED na saída, a fonte foi limitada a 5V.
Usamos um regulador LM7805 para limitar a tensão do LED.
Demonstração Prática de D Flip-Flop:
Os botões D (Dados), PR (Predefinição), CL (Limpar) são as entradas para o D flip-flop. Os dois LEDs Q e Q 'representam os estados de saída do flip-flop. A bateria de 9 V atua como entrada para o regulador de tensão LM7805. Portanto, a saída regulada de 5 V é usada como alimentação de Vcc e pino para o IC. Assim, para diferentes entradas em D, a saída correspondente pode ser vista através dos LEDs Q e Q '.
Os pinos CLK, CL, D e PR são normalmente puxados para baixo no estado inicial, conforme mostrado abaixo. Portanto, o estado de entrada padrão será BAIXO em todos os pinos. Portanto, o estado inicial de acordo com a tabela verdade é o mostrado acima. Q = 1, Q '= 0.
Abaixo, descrevemos os vários estados do flip-flop tipo D usando o circuito flip-flop D feito na placa de ensaio.
Estado 1:
Relógio - BAIXO; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
Para as entradas do Estado 1, o LED VERMELHO acende indicando que Q 'está ALTO e o LED VERDE mostra Q como BAIXO. Conforme discutido acima, quando CLEAR é definido como HIGH, Q é redefinido como 0 e pode ser visto acima.
Estado 2:
Relógio - BAIXO; D - 0; PR - 1; CL - 0; Q - 1; Q '- 0
Para as entradas do Estado 2, o LED VERDE acende indicando que Q está ALTO e o LED VERMELHO mostra que Q 'está BAIXO. Conforme discutido acima, quando PRESET é definido como HIGH, Q é definido como 1 e pode ser visto acima.
Estado 3: Relógio - BAIXO; D - 0; PR - 1; CL - 1; Q - 1; Q '- 1
Para as entradas do Estado 3, os led VERMELHO e VERDE acendem indicando que Q e Q 'estão inicialmente ALTOS. Quando PR e CL são pressionados ao liberar os botões, o estado vai para limpar.
Estado 4: Relógio - ALTO; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
Para as entradas do Estado 4, o led VERMELHO acende indicando que Q 'está ALTO e o LED VERDE mostra que Q está BAIXO. Este estado é estável e permanece lá até o próximo clock e entrada. Uma vez que CLOCK é acionado pelas bordas BAIXA a ALTA, o botão de entrada D deve ser pressionado antes de pressionar o botão CLOCK.
Estado 5: Relógio - ALTO; D - 1; PR - 0; CL - 0; Q - 1; Q '- 0
Para as entradas do estado 5, o LED VERDE acende indicando que Q está ALTO e o LED VERMELHO mostra que Q 'está BAIXO. Este estado também é estável e permanece lá até o próximo clock e entrada. Uma vez que CLOCK é acionado pelas bordas LOW a HIGH, o botão de entrada D deve ser pressionado antes de pressionar o botão CLOCK.
