Compreendendo o cronômetro 555 ic

555 Timer IC é um dos IC comumente usados ​​entre estudantes e entusiastas. Existem muitas aplicações deste IC, principalmente usado como vibradores, como MULTIVIBRADOR ASTAVEL, MULTIVIBRADOR MONOESTÁVEL e MULTIVIBRADOR BISTÁVEL. Você pode encontrar aqui alguns circuitos baseados em 5555 IC. Este tutorial cobre diferentes aspectos do 555 Timer IC e explica seu funcionamento em detalhes. Então, vamos primeiro entender o que são vibradores astáveis, monoestáveis ​​e biestáveis.

MULTIVIBRADOR ASTAVEL

Isso significa que não haverá nível estável na saída. Portanto, a saída estará oscilando entre alta e baixa. Este caráter de saída instável é usado como clock ou saída de onda quadrada para muitas aplicações.

MULTIVIBRADOR MONOESTÁVEL

Isso significa que haverá um estado estável e um estado instável. O estado estável pode ser escolhido alto ou baixo pelo usuário. Se a saída estável for selecionada como alta, o temporizador sempre tentará colocar alta na saída. Então, quando uma interrupção é dada, o cronômetro fica baixo por um curto período de tempo e, como o estado baixo é instável, ele vai para alto depois desse tempo. Se o estado estável for escolhido baixo, com a interrupção, a saída fica alta por um curto período de tempo antes de cair.

MULTIVIBRADOR BISTÁVEL

Isso significa que ambos os estados de saída são estáveis. A cada interrupção, a saída muda e permanece lá. Por exemplo, a saída é considerada alta agora com interrupção, ela fica baixa e permanece baixa. Na próxima interrupção, ele vai alto.

Características importantes do 555 Timer IC

O NE555 IC é um dispositivo de 8 pinos. As características elétricas importantes do temporizador são que ele não deve ser operado acima de 15V, isso significa que a tensão da fonte não pode ser superior a 15v. Em segundo lugar, não podemos extrair mais do que 100mA do chip. Se não seguir essas instruções, o IC queimará e ficará danificado.

Explicação de trabalho

O cronômetro consiste basicamente em dois blocos de construção primários e são eles:

1. Comparadores (dois) ou dois op-amp

2. Um flip-flop SR (definir flip-flop de redefinição)

Conforme mostrado na figura acima, existem apenas dois componentes importantes no cronômetro, eles são comparador e flip-flop. Vamos entender o que são comparadores e flip-flops.

Comparadores: o comparador é simplesmente um dispositivo que compara as tensões nos terminais de entrada (terminais inversores (- VE) e não inversores (+ VE)). Portanto, dependendo da diferença no terminal positivo e no terminal negativo na porta de entrada, a saída do comparador é determinada.

Por exemplo, considere a tensão do terminal de entrada positiva + 5V e a tensão do terminal de entrada negativa + 3V. A diferença é 5-3 = + 2v. Como a diferença é positiva, obtemos a tensão de pico positiva na saída do comparador.

Para outro exemplo, se a tensão do terminal positivo for + 3V e a tensão do terminal de entrada negativa for + 5V. A diferença é + 3- + 5 = -2V, pois a diferença de tensão de entrada é negativa. A saída do comparador será a tensão de pico negativa.

Se for um exemplo, considere o terminal de entrada positivo como INPUT e o terminal de entrada negativo como REFERÊNCIA, conforme mostrado na figura acima. Portanto, a diferença de tensão entre INPUT e REFERNCE é positiva e obtemos uma saída positiva do comparador. Se a diferença for negativa, obteremos negativo ou aterramento na saída do comparador.

Flip-Flop: O flip-flop é uma célula de memória, pode armazenar um bit de dados. Na figura podemos ver a tabela verdade do flip-flop SR.

Existem quatro estados em um flip-flop para duas entradas; entretanto, precisamos entender apenas dois estados do flip-flop para este caso.

S	R	Q	Q '(barra Q)
0	1	0	1
1	0	1	0

Agora, conforme mostrado na tabela, para as entradas set e reset, obtemos as respectivas saídas. Se houver um pulso no pino definido e um nível baixo na reinicialização, o flip-flop armazena o valor um e coloca a lógica alta no terminal Q. Este estado continua até que o pino de reinicialização receba um pulso, enquanto o pino definido tem lógica baixa. Isso reinicializa o flip-flop para que a saída Q fique baixa e esse estado continue até que o flip-flop seja definido novamente.

Dessa forma, o flip-flop armazena um bit de dados. Aqui outra coisa é que as barras Q e Q são sempre opostas.

Em um temporizador, o comparador e o flip-flop são colocados juntos.

Considere que 9 V é fornecido ao temporizador, por causa do divisor de tensão formado pela rede de resistores dentro do temporizador, conforme mostrado no diagrama de blocos; haverá tensão nos pinos do comparador. Então, por causa da rede divisora ​​de tensão, teremos + 6V no terminal negativo do comparador. E + 3 V no terminal positivo do segundo comparador.

Uma outra coisa é o comparador uma saída é conectado ao pino de reinicialização do flip-flop, então se a saída do comparador for alta a partir de baixo, então o flip-flop será reinicializado. E, por outro lado, a saída do segundo comparador é conectada ao pino de ajuste do flip-flop, então se a saída do segundo comparador for alta a partir de baixo, o flip-flop define e armazena UM.

Agora, se observarmos com cuidado, para uma tensão menor que + 3 V no pino de disparo (entrada negativa do segundo comparador), a saída do comparador vai baixa de alta, conforme discutido anteriormente. Este pulso define o flip-flop e armazena um valor um.

Agora, se aplicarmos uma tensão superior a + 6 V no pino de limiar (entrada positiva do comparador um), a saída do comparador vai de baixa para alta. Esse pulso redefine o flip-flop e o armazenamento do flip-flip em zero.

Outra coisa acontece durante a reinicialização do flip-flop, quando ele reinicia, o pino de descarga é conectado ao aterramento quando Q1 é ligado. O transistor Q1 liga porque o Qbar está alto na reinicialização e está conectado à base Q1.

Na configuração astável, o capacitor conectado aqui descarrega durante este tempo e, portanto, a saída do temporizador será baixa durante este tempo. Na configuração astável, o tempo durante as cargas do capacitor, a tensão do pino do gatilho será inferior a + 3V e, portanto, o flip-flop será armazene um e a saída será alta.

Em uma configuração astável, conforme mostrado na figura, A frequência do sinal de saída depende de RA, resistores RB e capacitor C. A equação é dada como, Frequência (F) = 1 / (Período de tempo) = 1,44 / ((RA + RB * 2) * C).

Aqui RA, RB são valores de resistência e C é o valor de capacitância. Colocando os valores de resistência e capacitância na equação acima, obtemos a frequência da onda quadrada de saída.

O tempo lógico de alto nível é dado como, TH = 0,693 * (RA + RB) * C

O tempo lógico de baixo nível é dado como, TL = 0,693 * RB * C

A relação de trabalho da onda quadrada de saída é dada como Ciclo de trabalho = (RA + RB) / (RA + 2 * RB).

Diagrama e descrições do pino do temporizador 555

Agora, como mostrado na figura, existem oito pinos para um 555 Timer IC, a saber, 1.Ground.

2. Trigger.

3. Saída.

4.Reset.

5. Controle

6. Limiar.

7. Descarregue

8. Alimentação ou Vcc

Pino 1. Terra: Este pino não tem nenhuma função especial. Ele está conectado ao aterramento como de costume. Para que o temporizador funcione, este pino deve e deve ser conectado ao aterramento.

Pino 8. Alimentação ou VCC: Este pino também não tem nenhuma função especial. Ele está conectado a uma tensão positiva. Para que o temporizador funcione, este pino deve ser conectado a uma voltagem positiva de + 3,6 V a + 15 V.

Pino 4. Reinicializar: Como discutido anteriormente, há um flip-flop no chip do cronômetro. A saída do flip-flop controla a saída do chip no pino 3 diretamente.

O pino de reset está diretamente conectado ao MR (Master Reset) do flip-flop. Em observação, podemos observar um pequeno círculo na RM do flip-flop. Esta bolha representa o pino MR (Master Reset) é o gatilho LOW ativo. Isso significa que para o flip-flop redefinir a tensão do pino MR deve ir de HIGH para LOW. Com essa lógica de redução, o flip-flop dificilmente é puxado para BAIXO. Portanto, a saída fica BAIXA, independentemente de quaisquer pinos.

Este pino é conectado ao VCC para que o flip-flop pare de reinicializar.

Pino 3. SAÍDA: Este pino também não tem função especial. Este pino é extraído da configuração PUSH-PULL formada por transistores.

A configuração push pull é mostrada na figura. As bases de dois transistores são conectadas à saída flip-flop. Portanto, quando a lógica alta aparece na saída do flip-flop, o transistor NPN é ativado e + V1 aparece na saída. Quando a lógica apareceu na saída do flip-flop é BAIXA, o transistor PNP é ligado e a saída puxada para o solo ou –V1 aparece na saída.

Assim, como a configuração push-pull é usada para obter onda quadrada na saída pela lógica de controle do flip-flop. O objetivo principal desta configuração é retirar a carga do flip-flop. Bem, o flip-flop obviamente não pode fornecer 100mA na saída.

Bem, até agora discutimos os pinos que não alteram a condição de saída em qualquer condição. Os quatro pinos restantes são especiais porque determinam o estado de saída do chip do temporizador. Discutiremos cada um deles agora.

Pino 5. Pino de controle : O pino de controle é conectado ao pino de entrada negativa do comparador um.

Considere, para um caso, a tensão entre VCC e TERRA é 9v. Por causa do divisor de tensão no chip conforme observado na figura 3 da página 8, a tensão no pino de controle será VCC * 2/3 (para VCC = 9, tensão do pino = 9 * 2/3 = 6V).

A função deste pino para dar ao usuário o controle direto sobre o primeiro comparador. Conforme mostrado na figura acima, a saída do comparador um é alimentada para o reset do flip-flop. Neste pino podemos colocar uma tensão diferente, digamos, se conectarmos a + 8v. Agora o que acontece é que a tensão do pino THRESHOLD deve atingir + 8V para reiniciar o flip-flop e arrastar a saída para baixo.

Para o caso normal, a saída V irá para baixo uma vez que o capacitor recebe carga de até 2/3 VCC (+ 6 V para alimentação de 9 V). Agora, uma vez que colocamos uma tensão diferente no pino de controle (comparador um negativo ou redefinir comparador).

O capacitor deve carregar até que sua tensão alcance a tensão do pino de controle. Devido a essa carga do capacitor de força, o tempo de ativação e desativação do sinal muda. Portanto, a saída experimenta uma ativação diferente na ração arrancada.

Normalmente, este pino é puxado para baixo com um capacitor. Para evitar interferência de ruído indesejado com o trabalho.

Pino 2. TRIGGER: O pino de disparo é arrastado da entrada negativa do comparador dois. A saída do comparador dois é conectada ao pino SET do flip-flop. Com a saída do comparador duas alta, obtemos alta tensão na saída do temporizador. Portanto, podemos dizer que o pino de disparo controla a saída do temporizador.

Agora, o que se deve observar é que a baixa tensão no pino de disparo força a tensão de saída alta, uma vez que está na entrada inversa do segundo comparador. A tensão no pino de disparo deve ficar abaixo de VCC * 1/3 (com VCC 9v como assumido, VCC * (1/3) = 9 * (1/3) = 3V). Portanto, a tensão no pino do gatilho deve ficar abaixo de 3 V (para uma alimentação de 9 V) para que a saída do temporizador fique alta.

Se este pino estiver conectado ao terra, a saída será sempre alta.

Pino 6. THRESHOLD: A voltagem do pino limite determina quando reiniciar o flip-flop no cronômetro. O pino de limite é obtido da entrada positiva do comparador1.

Aqui, a diferença de tensão entre os pinos THRESOLD e CONTROL determina a saída do comparador 2 e, portanto, a lógica de reinicialização. Se a diferença de tensão for positiva, o flip-flop é reinicializado e a saída fica baixa. Se a diferença for negativa, a lógica no pino SET determina a saída.

Se o pino de controle estiver aberto. Então, uma tensão igual ou superior a VCC * (2/3) (ou seja, 6 V para uma fonte de 9 V) reinicializará o flip-flop. Portanto, a saída fica baixa.

Portanto, podemos concluir que a tensão do pino THRESHOLD determina quando a saída deve ficar baixa, quando o pino de controle está aberto.

Pino 7. DESCARGA: Este pino é retirado do coletor aberto do transistor. Já que o transistor (no qual o pino de descarga foi levado, Q1) teve sua base conectada a Qbar. Sempre que a saída cair ou o flip-flop for reiniciado, o pino de descarga é puxado para o solo. Como Qbar estará alto quando Q estiver baixo, então o transistor Q1 liga quando a base do transistor recebe energia.

Este pino normalmente descarrega o capacitor na configuração ASTABLE, daí o nome DISCHARGE.